1. 首頁 > 生活百科 > 科技 > >

芯片|抗干擾能力差? 掌握這幾點，避免踩坑

芯片

芯片|抗干擾能力差? 掌握這幾點，避免踩坑

pcb電路板的抗干擾設計的基本任務是系統或裝置既不因外界電磁干擾影響而誤動作或喪失功能 ， 也不向外界發送過大的噪聲干擾 ， 以免影響其他系統或裝置正常工作 。 因此提高系統的抗干擾能力也是該系統設計的一個重要環節 。



PCB電路抗干擾設計措施
1.電源線設計
根據印制線路板電流的大小 ， 盡量加粗電源線寬度 ， 減少環路電阻 。 同時 ， 使電源線、地線的走向和數據傳遞的方向一致 。
【芯片|抗干擾能力差? 掌握這幾點，避免踩坑】2.地線設計的原則
(1)數字地與模擬地分開 。 若線路板上既有邏輯電路又有線性電路 ， 應使它們盡量分開 。 低頻電路的地應盡量采用單點并聯接地 ， 實際布線有困難可部分串聯再并聯接地 。 高頻電路宜采用多點串聯接地 ， 地線應短而粗 ， 高頻元件周圍盡量用柵格狀大面積地箔 。
(2)接地線應盡量加粗 。 如有可能 ， 接地線應在2~3mm以上 。
(3)接地線構成閉環路 。 只由數字電路組成的印制板 ， 其接地電路布成團環路大多能提高抗噪聲能力 。
3.退藕電容配置
退藕電容的一般配置原則是：
(1)電源輸入端連接10~100uf的電解電容器 。 如有可能 ， 接100uF以上更好 。
(2)原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容 ， 如遇印制板空隙不夠 ， 可每4~8個芯片布置一個1~10pF的鉭電容 。
(3)對于抗噪能力弱、關斷時電源變化大的器件 ， 應在芯片的電源線和地線之間直接接入退藕電容 。
(4)電容引線不能太長 ， 尤其是高頻旁路電容不能有引線 。
(5)在印制板中有接觸器、繼電器、按鈕等元件時.操作時會產生較大火花放電 ， 必須采用RC電路來吸收放電電流 。 一般R取1~2K ， C取2.2~47UF 。
(6) CMOS的輸入阻抗很高 ， 且易受感應 ， 因此在使用時對不用端要接地或接正電源 。
關于pcb板抗干擾的解決辦法有哪些？PCB電路抗干擾設計措施的知識點 ， 想要了解更多的 ， 可關注領卓PCBA ， 如有需要了解更多PCB打樣、SMT貼片、PCBA加工的相關技術知識 ， 歡迎留言獲取!

    相關經驗推薦